Hallo liebes Forum,
Ich suche jemand der sich mit VHDL und eventuell noch mit Quartus auskennt.
Und zwar muss ich eine ALU wie unten beschrieben Programmieren. Wir haben dazu Quartus verwendet da wir auf einfm FPGA Board zur zeit arbeiten und es darauf auch laufen sollte ( aber die ALU reicht mir )
Leider kann ich diese Aufgabe nicht lösen und suche deshalb jemand der dieses Projekt für mich bis spätestens Montag abend schreiben kann. Erfahrungsgemäß sollte dies für jemand der sich auskennt schnell erledigt sein
So nun zum Projekt.
Dies sind die Vorgaben was es machen soll und schon ein vorgefertiger Opcode.
Hoffe es findet sich jemand der dies Lösen kann.
Wer mir das Programm funktionsfähig bereitstellen kann ( es muss auch nicht perfekt funktionieren nur will ich etwas abgeben ) dem Überweiße ich 50€ peer Paypal.
Gezahlt wird wenn ich das Programm erhalten habe. Gerne über MM oder bei trusted Member auch first.
Aber genug geredet:
VHDL Aufgabe ALU
Aufgabe
Entwickeln Sie eine 4 Bit ALU (Arithmetisch Logische Einheit).
Entwickeln Sie einen Volladdierer in VHDL
Code, keine Komponenteninstantzierungen von primitiven Gattern
Schreiben Sie eine kleine Testbench
Erweitern Sie diesen um die Subtrahier Funktionalität
Entwickeln Sie die Kodierung des Steuerbusses
Entwickeln Sie aus der Komponente Volladierer eine 4 Bit arithmetische Einheit in der sogenannten Bit Slice Architektur
Implementieren Sie auch die diversen Flags
Schreiben Sie zum Testen eine Testbench
Entwickeln Sie die Logische Einheit
hier wird keine Bit Slice Architektur verlangt
Fügen Sie beide Einheiten zu einer fertigen 4-Bit ALU zusammen
natürlich immer mit Simulation
Implementieren Sie die ALU auf dem DE0 Board
Alle nicht eindeutig definierten Funktionen bitte
selbstständig recherchieren
und dokumentieren
Funktionsbeschreibung
Folgende Funktionen soll die ALU aufweisen:
4 Bit breit
Eingabe: A und B
bei unären Operationen wird A verwendet
Ausgabe: Q
Arithmetisch
Die Einheit soll mit unsigned Zahlen, sowie mit signed Zahlen (2er Komplement) arbeiten
Addierer - add
Subtrahierer - sub
Increment - inc
Decrement - dec
Flags
C Carry - unsigned Überlauf / Übertrag, Carry_nBorrow
OV Overflow - signed Überlauf
N Negative - Vorzeichen einer signed Zahl
Z Zero
Steuersignal: Sub_nAdd
Logisch
UND and
OR or
Flags
Z
Opcode
| 0 | 0 | 0 | 0 | .... | ADD | A+B
| 0 | 0 | 0 | 1 | .... | SUB | A-B
| 0 | 0 | 1 | 0 | .... | INC | A+1
| 0 | 0 | 1 | 1 | .... | DEC | A-1
| 0 | 1 | 0 | 0 | .... | AND | A and B
| 0 | 1 | 0 | 1 | .... | OR | A or B
Bei weiteren Fragen meldet euch gerne.
Gruß Säsh